PATENT ABSTRACTS OF JAPAN



(11)Publication number:

04-335300

(43) Date of publication of application: 24.11.1992

(51)Int.CI.

G11C 29/00 G11C 29/00

(21)Application number: 03-135838

(22)Date of filing:

10.05.1991

(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: KODA KENJI


MAKIHARA HIROYASU

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To find defects of a memory cell and to enable to perform a defect analysis by reading out all memory cell information as is.

CONSTITUTION: Error signals from a syndrome decoder 11 are invalidated by an error correction enable signal 15 from a high voltage detecting circuit 14 and regular memory information is read out by an error correcting circuit 10 without making error correction. Furthermore, a multiplexer 12 selects parity data signals by parity read out enable signal 16 from the high voltage detecting circuit 14 and the information from the parity memory is directly read out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

NEC-5082-X

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-335300

(43)公開日 平成4年(1992)11月24日

(51) Int.Cl.5

識別記号

庁内整理番号

8320-5L

技術表示箇所

G11C 29/00

302 303 B 8320-5L

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-135838

(71)出額人 000006013

FΙ

三菱電機株式会社

(22)出顧日

平成3年(1991)5月10日

東京都千代田区丸の内二丁目2番3号

(72)発明者 香田 遼次

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 牧原 浩泰

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 早瀬 遼一

(54) 【発明の名称】 半導体メモリ装置

(57) 【要約】

【構成】 高電圧検出回路14からのエラー訂正イネー ブル信号15によりシンドロームデコーダ11からのエ ラー信号を無効とし、エラー訂正回路10で正規メモリ の情報を誤り訂正せずに読み出す。また、高電圧検出回 路14からのパリティ読み出しイネーブル信号16によ りマルチプレクサB12でパリティデータ信号を選択 し、パリティメモリからの情報を直接読み出す。

【効果】 全てのメモリセルの情報をそのまま読み出す ことができるので、メモリセルの欠陥が発見でき、不良 解析が可能になる。



1

【特許請求の範囲】

【請求項1】 予め情報が書き込まれた正規メモリ領域 と誤り訂正用の冗長メモリ領域とを含むメモリアレイ と、上記正規メモリの誤った情報を検知し誤り訂正用の 信号を出力する誤り検知回路と、上記誤り訂正用の信号 を受け上記正規メモリの誤った情報を冗長メモリの情報 と置き換える誤り訂正回路とを備え、該回路出力をゲー ト回路を介して出力する半導体メモリ装置において、上 記誤り検知回路の上記誤り訂正用の信号を、上記正規メ モリの誤った情報を訂正せずに読み出すよう制御する誤 10 6ピット幅にしてエラー訂正回路10に入力する。 り検知回路制御手段を備え、上記ゲート回路を上記冗長 メモリの情報を直接読み出し可能となるように構成した ことを特徴とする半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、誤り訂正回路を内蔵 した半導体メモリ装置に関し、特に製造工程中に情報を 書込むマスクROMにおいて、誤り訂正前の情報を読み 出すためのテストモードを行うことができる半導体メモ リ装置に関するものである。

[0002]

【従来の技術】図3は、例えば従来の誤り訂正回路を備 えたマスクROMのプロック図であり、1aは正規のメ モリアレイ、1 b は誤り訂正用の冗長メモリであるパリ ティメモリアレイ、2 a は正規メモリアレイ1 a のピッ トラインを選択するためのYゲート、2 bはパリティメ モリアレイ1bのビットラインを選択するためのYゲー ト、3 a は正規メモリアレイ用のセンスアンプ、3 b は パリティメモリアレイ用のセンスアンプ、4は各メモリ アレイのワードラインを選択するXデコーダ、5はYデ 30 コーダ、6はアドレスパッファ、7は制御回路である。 8はシンドローム発生回路、11はシンドロームデコー ダで、エラー信号、即ち誤り訂正用の信号を発生する誤 り検知回路である。9はマルチプレクサAである。10 はエラー訂正回路で、上記エラー信号を受けて正規メモ リの誤った情報を冗長メモリの情報と置き換える誤り訂 正回路である。18はマルチプレクサBで、エラー訂正 回路10の出力を受けるゲート回路であり、出力パッフ ァ13に出力する。A-1, Ao ~A11はアドレス信号、 CEはそれぞれ制御回路7の制御入力端子である。

【0003】次に動作について説明する。マスクROM の場合、情報は正規メモリアレイ1a製造工程中に書込 まれるが、誤り訂正用の冗長メモリであるパリティメモ リアレイ1 bにも誤り訂正用の情報が書込まれる。凶3 は1語が16ビットと8ビットの出力の切替可能な4M ピットマスクROMの例で、内部では32ピットの正規 メモリデータと6ピットのパリティデータで動作してい

【0004】情報の読み出しはアドレス入力端子より入 50 し可能となるように構成したから、全てのメモリセルの

力されたアドレス信号をアドレスパッファ6で波形整 形、増幅し、Xデコーダ4、Yデコーダ5により、正規 メモリアレイ1 a 及びパリティメモリアレイ1 b の指定 されたメモリセルの情報をYゲート2a及び2bを介し てセンスアンプ3a及び3bで検出し、その出力である 正規のメモリデータ信号とパリティデータ信号をシンド ローム発生回路8に入力してシンドローム信号を発生さ せる。またセンスアンプ3 aからの出力の正規のメモリ データ信号32ビットをマルチプレクサA9で半分の1

【0005】上記シンドローム信号はシンドロームデコ ーダ11に入力され、正規メモリデータ16ピットの各 ピットに誤りがあるとそれぞれのビットに対応したエラ ー信号を発生する。エラー訂正回路10では該エラー信 号を受けて正規メモリデータを訂正して、16ピットの 訂正された信号を出力する.

【0006】この信号を受けて、出力データ幅16ピッ トの場合には、データはそのままマルチプレクサB18 を介して、出力パッファ13で増幅して出力端子から出 20 力される。出力データ幅8ビットの場合には、データは アドレス信号A-1でマルチプレクスされ16ピットを8 ビットにして出力し、出力パッファ13で増幅して出力 端子から出力される。尚/BYTE信号は"H"入力時 には16ピット幅、"L"入力時には8ピット幅で出力 するようにする制御信号である。

[0007]

【発明が解決しようとする課題】従来の半導体メモリ装 置の誤り訂正回路を備えたマスクROMは以上のように 構成されているので、内部の欠陥が誤り訂正されて出力 され、欠陥があってもどのメモリセルに欠陥があるかが わからず、不良解析、評価ができないという問題点があ った。

【0008】この発明は上記のような問題点を解消する ためになされたもので、正規メモリアレイの内容と冗長 メモリアレイの内容をそのまま読み出して、メモリセル の欠陥を解析できる半導体メモリ装置を得ることを目的 とする。

[0009]

【課題を解決するための手段】この発明に係る半導体メ $D_0 \sim D_{16}$ はデータ出力端子、/BYTE, /OE, / 40 モリ装置は、誤り検知回路の誤り訂正用の信号を、正規 メモリの訳った情報を訂正せずに読み出すよう制御する 誤り検知回路制御手段を備え、ゲート回路を上記冗長メ モリの情報を直接読み出し可能となるように構成したも のである。

[0010]

【作用】この発明においては、誤り検知回路から出力さ れる誤り訂正用の信号を抑制する誤り検知回路制御手段 を設け、正規メモリの情報を誤り訂正せずに読み出する ようにし、かつゲート回路を冗長メモリの情報を読み出

情報、即ち正規メモリの情報及び冗長メモリの情報をそ のまま読み出すことができ、メモリセルの欠陥を解析で きる。

[0011]

【実施例】図1はこの発明の一実施例による半導体メモ リ装置のマスクROMのプロック図である。図において 図3と同一符号は同一又は相当部分を示し、14は制御 入力端子に高電圧が入力されたことを検出する高電圧検 出回路である。15はエラー訂正イネーブル信号で、/ OE入力端子に12V程度の高電圧が入力した時のみ 10 "L"となり、通常は"H"レベルとなる信号であり、 高電圧検出回路14から出力され、シンドロームデコー ダ11に入力される。17はシンドロームデコーダ11 の出力部分であり、エラー信号とエラー訂正イネーブル 信号15とを入力とするANDゲート回路となってい る。そして上記高電圧検出回路14と該出力部分17と で誤り検知回路制御手段を実現するものとなっている。 16はパリティ読み出しイネーブル信号で、/BYTE 入力端子に12V程度の高電圧を入力した時のみ "H" 出回路14から出力され、ゲート回路であるマルチプレ クサB12に人力される。またマルチプレクサB12に は、エラー訂正回路10からの信号及びセンスアンプ3 bから出力されたパリティデータ信号が入力される。

【0012】次に動作について説明する。誤り訂正を行 う通常の読み出しは従来と同じであり、省略する。

【0013】次に正規メモリアレイの内容を訂正せずに 出力する場合について説明する。正規メモリアレイla 及びパリティメモリアレイ1bの情報をセンスアンプ3 a及び3bで検出、出力し、シンドローム発生回路8で 30 シンドローム信号を発生させ、シンドロームデコーダ1 1で正規メモリデータ16ビットの各ビットに対応した エラー信号を発生させる。ここでシンドロームデコーダ 11の出力部分17は、ANDゲート回路になってお り、エラー訂正イネープル信号15が"II"の時には、 シンドロームデコーダ11よりのエラー信号が出力さ れ、エラー訂正回路10で正規メモリデータ信号は訂正 されて出力されるが、エラー訂正イネーブル信号15が "L" の時には、シンドロームデコーダ11内部でエラ ー信号が発生しても、出力部分17のANDゲート回路 40 により全てエラーなしとして信号が出力される。従って 正規メモリデータ信号は、エラー訂正回路10を、その ままの状態で通過し出力される。これにより誤り訂正な しの正規メモリアレイの情報が読み出せる。

【0014】次に、パリティデータを読み出す場合につ いて説明する。センスアンプ3 bから出力されたパリテ ィデータ信号6ピットは、マルチプレクサB12に入力 される。パリティ読み出しイネーブル信号16が "H" となりイネーブルになると、マルチプレクサB12でパ 信号がメモリデータ信号D、~Diaの代わりに出力パッ ファ13より出力される。これによりパリティメモリア レイの情報を読み山すことができる。尚通常、パリティ 読み出しイネーブル信号16は "L" で、マルチプレク サB12ではエラー訂正回路10の出力信号を選択する ようになっている。

【0015】図2は図1のマルチプレクサB12の詳細 等価回路を示した図であり、図中図1と同一符号は同一 又は相当部分を示し、図に示すようにマルチプレクサB 12にはメモリデータ信号Do ~Dis, パリティデータ 付号P。~P。が入力されている。マルチプレクサB1 2は、2つのスイッチ群よりなり、スイッチS:-: ~S 1-8 はアドレス信号A-: で切替えられ、スイッチS2-1 ~S2-8 はパリティ読み出しイネーブル信号16で切替 えられる。OE1はD。~D, 用の出力パッファイネー プル信号、OE2はDs ~D1s用の出力パッファイネー ブル信号であり、出力パッファ13に入力される。

【0016】まずスイッチSz-1 ~Sz-9 の切替え動作 について説明する。/BYTE入力が12Vの時には、 となり通常は"L"レベルとなる信号であり、高電圧検 20 パリティ読み出しモードとなり、パリティ読み出しイネ ープル信号16が "H" になりスイッチSz-1 ~Sz-8 は全て図における右側に接続され、パリティデータ信号 P。~P。が出力パッファ13のデータ出力端子D。~ D:3から出力される。

> 【0017】/BYTE入力が"L"または"H"の時 には、パリティ読み出しイネーブル信号16は "L" に なりスイッチSュ-1 ~Sュ-8は全て図に示すように左側 に接続されてメモリデータ信号Ds ~Disが出力パッフ ァ13から出力される。

【0018】次にスイッチS1-1 ~S1-8 の切替え動作 について説明する。/BYTE入力が"H"の時には1 6 ビットのモードになりアドレス信号A-1は"L"固定 となり、スイッチS1-1 ~S1-8 は全て図に示すように 左側に接続され、メモリデータ信号D。~D,が出力パ ッファ13へ接続される。/BYTE入力が"L"の時 には、8ピットのモードになりアドレス信号A-1に応じ てスイッチS1-1 ~S1-8 は切替わり、アドレス信号A -1が "L" の時はメモリデータ信号D。 ~D, が、 "H"の時にはメモリデータ信号D。 ~D16が出力パッ ファ13のデータ出力端子D。~Dr から出力される。

【0019】このように本実施例では、制御入力端子に 入力される信号に基づいて、正規メモリアレイの情報を 読み出すためのエラー訂正イネーブル信号15及びパリ ティメモリの情報を読み出すためのパリティ読み出しイ ネーブルは号16を出力する高電圧検出回路14を設 け、上記エラー訂正イネーブル信号15によりシンドロ ームデコーダ11から出力されるエラー信号を出力部分 17で抑制し、正規メモリの情報を誤り訂正せずに読み 出すテストモードと、上記パリティ読み出しイネーブル リティデータ信号を選択して出力し、該パリティデータ 50 信号16によりゲート回路であるマルチプレクサB12

5

を切り換え、パリティメモリの情報をそのまま読み出す テストモードとを実現するようにしたので、全てのメモ リセルの情報をそのまま読み出すことができ、メモリセ ルの欠陥が発見でき、不良解析が可能になる。

【0020】なお、上記実施例では、正規メモリデータ32ピット+パリティデータ6ピットの場合について説明したが、8ピット+4ピット,16ピット+5ピット,64ピット+7ピットなどの組み合わせによる誤り訂正回路でも同様に適用できる。

[0021]

【発明の効果】以上のように、本発明に係る半導体メモリ装置によれば、誤り検知回路の誤り訂正用の信号を、正規メモリの情報を誤り訂正せずにそのまま読み出すよう制御する誤り検知回路制御手段を備え、ゲート回路を冗長メモリの情報が読み出し可能となるように構成したので、正規メモリアレイと冗長メモリアレイの情報全てを、誤り訂正されることなしに読み出すことが可能であり、訂正されているため外部から見えなかったメモリセルの欠陥場所が特定でき、不良解析が容易になるなどの

効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例による半導体メモリ装置のマスクROMのプロック図。


【図2】図1におけるマルチプレクサBの詳細等価回路 を示す図。

【図3】従來のマスクROMのプロック図。


【符号の説明】

- 1a 正規メモリアレイ
- 10 1 b パリティメモリアレイ
 - 10 エラー訂正回路
 - 11 シンドロームデコーダ
 - 12 マルチプレクサB
 - 13 出力パッファ
 - 14 高電圧検出回路
 - 15 エラー訂正イネーブル信号
 - 16 パリティ読み出しイネーブル信号
 - 17 出力部分

【図1】



[図2]



【図3】

